전공 · SK하이닉스 / 공정기술
Q. TSV 기술 문의
TSV가 DRAM에 구멍을 뚫어서 구리로 채우는 공정이라는 건 알겠는데요, 1) 적층 전에 구멍을 뚫나요?? 2) 기존에 생산하던 DRAM 자체에 구멍을 뚫게 되면 안에 배선이라던가 소자도 같이 뚫려서 제기능을 것 같은데, 그럼 HBM에 들어가는 DRAM은 기존에 생산하던 DRAM과는 다르게 설계를 해서 생산하게 되는건가요?
2025.11.23
답변 3
분홍케어베어인텔코리아코차장 ∙ 채택률 67%채택된 답변
안녕하세요, 하이닉스 재직 및 삼성전자 합격 경험이 있는 멘토 입니다 먼저 구멍을뚫지 않는다면 웨이퍼를 모두 적층 하고 구멍을 뚫는 게 아니냐는 말씀이신가요? 웨이퍼를 적정 하고 구멍을뚫을 수는 없을 텐데요. 웨이퍼 상태에서 tsv 공정을 진행 하게 됩니다. 말씀하신 대로 HBM 과 디램의 셀 세부 구조는 다릅니다. 구멍을 말씀하신 대로 아무데나 들을 순 없고 HBM을 위해 설계 하고 거기에 맞는 위치에 구멍을 뚫어야합니다.
- 하하닉이궁금증해소SK하이닉스코이사 ∙ 채택률 56% ∙일치회사
1. 네 2. 네 맞습니다 설계가 달라요 HBM 설계팀이 따로있습니다
- 공공장 노동자SK하이닉스코이사 ∙ 채택률 70% ∙일치회사
안녕햐세요. 1) fab에서부터 tsv 영역은 따로 만들게 됩니다. 2) 네 다른 제품이고 설계도 다릅니다.
함께 읽은 질문
Q. spin coating 관련 질문입니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
Q. 반도체 공정 직무 스펙 조언
안녕하세요 인서울 중상위권 응용물리(공대) 졸업 예정인 학생입니다. 4학년 2학기(2025년 하반기)에 삼전 공정기술, 하이닉스 양산기술에 지원했었고 두 곳 모두 불합격하였습니다. 학업이랑 병행하느라 준비가 많이 부족했던 것 같습니다. 이번엔 전보다 더 많은 기업에 지원할 예정인데 스펙 조언 부탁드립니다..! 반도체 실무 관련 경험이 부족한 것 같아 현재 코멘토 포토공정 직무부트캠프도 수강하고 있습니다. 학과: 응용물리 (공대) 학점: 전체 4.01 / 전공 약 3.8 어학: opic 재취득예정 자격증: Adsp 취득예정 스펙: -학과 부학회장 1년 -삼성 샤이닝스타 -spta 반도체공정실습 + 교내 추가실습 -자성재료연구실 인턴(7개월) 전기차 무선충전 금속 소재 개발로 wiset 최우수상 수상 (과학기술통신부 장관상) -학과 캡스톤 (spin 코팅 관련 스마트선바이저 제작) -반도체 관련 강의 다수 수강 -포토공정 직무부트캠프 수강 중
Q. 하이닉스 양산기술
보통 두 달에 1주일 정도 야근한다고 하는데 교대근무 버틸만 한가요? 생산쪽 고졸, 전문대졸 분들과 충돌, 갈등이 있나요? 제조업 생산쪽으로 학사취업하면 이런 상황 많다고 들었는데.. 그리고 양산기술 직무는 R&D로 전환은 거의 안 될 것 같고 하이닉스에서 타기업으로 이직할 일도 없을 것 같은데 하이닉스 양기로 들어가면 정년까지 생산/제조에서 일할 생각하는게 맞는거지요?
궁금증이 남았나요?
빠르게 질문하세요.

